毕业设计:基于FPGA的数字日历设计.

  • A+
所属分类:包装纸盒

一定要使用verilog语言设计数字日历,最好是在xilinx公司的ISE软件下,用xilinx公司的实验板实现的,满足以下主要目标:
1、对基准时钟分频,获得秒、分 、时、星期、日、月、年信号;
2、对各信号进行计数,并在液晶显示屏上显示输出;
3、通过按键预置设置分 、时信息,分别对当前的时和分信息做递增设置和递减设置;
4、实现闹铃功能。
求verilog语言代码(包括显示代码)和代码中的寄存器在实验板上面的连接端口!!!
如果有好的答案,我会加分的!!!问题补充:

邮箱:FPGA_hz@163.com
这东西要是有人免费给你做了就是真的蛋疼了```本回答由提问者推荐
不好弄吗?

去万能网找威客帮你!

发任务等中标!你省事!多好啊!

万能!其实也就能!
遇到这题真是命苦呀,不知师兄还有资料备份不,小弟感激涕零、、
同求

weinxin
广州千度包装印刷微信
扫码微信马上报价

发表评论

:?: :razz: :sad: :evil: :!: :smile: :oops: :grin: :eek: :shock: :???: :cool: :lol: :mad: :twisted: :roll: :wink: :idea: :arrow: :neutral: :cry: :mrgreen: